制作插塞的方法
发明专利申请公布后的驳回
摘要
本发明是提供一种制作插塞的方法。首先提供一衬底，且衬底上包括至少一介电层，再于介电层上形成一图案化硬掩模。之后利用图案化硬掩模当作掩模蚀刻介电层，以形成至少一插塞孔，再于衬底上形成一阻障层与一导电层，且导电层填满插塞孔。随后，依序进行一第一、第二以及第三化学机械抛光工艺，以分别去除部分的导电层、部分的阻障层以及图案化硬掩模。最后，进行一第四化学机械抛光工艺，以去除部分的介电层。
基本信息
专利标题 ：
制作插塞的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1841701A
申请号 ：
CN200610068214.8
公开（公告）日 ：
2006-10-04
申请日 ：
2006-03-20
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
许嘉麟余志展黄建中
申请人 ：
联华电子股份有限公司
申请人地址 ：
台湾省新竹科学工业园区
代理机构 ：
北京市柳沈律师事务所
代理人 ：
陶凤波
优先权 ：
CN200610068214.8
主分类号 ：
H01L21/768
IPC分类号 ：
H01L21/768 H01L21/28
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/71
限定在组H01L21／70中的器件的特殊部件的制造
H01L21/768
利用互连在器件中的分离元件间传输电流
法律状态
2009-05-06 ：
发明专利申请公布后的驳回
2006-12-06 ：
实质审查的生效
2006-10-04 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN1841701A.PDF
PDF下载
