处理器中的可再配置逻辑

发明专利申请公布后的视为撤回

摘要

一种数据处理器包括处理元件(PEn 4)阵列，所述阵列中的每一元件均包括各自的可再配置逻辑单元(CLU 11)，借此可随意地再配置每一处理元件的逻辑能力。可以将配置指令预先加载到存储器(14，图3、4未图示)，借此可从所述被预先加载的存储器中自动排序每一处理元件的配置状态。所述存储器可为全域的，在此情况下CLU可经并行再配置以执行相同功能。或者，所述存储器对于每一处理元件来说可为局域的，使得不同的CLU实施不同的功能。可在程序控制下在线程切换时实行配置。每一各自的处理元件可在运行时从微码存储器中的许多配置中选择特定配置。所述处理器优选为SIMD处理器。

基本信息

专利标题：

处理器中的可再配置逻辑

专利标题（英）：

暂无

公开（公告）号：

CN101133409A

申请号：

CN200680006803.1

公开（公告）日：

2008-02-27

申请日：

2006-02-23

授权号：

暂无

授权日：

暂无

发明人：

雷蒙德·马克·马克尼尔

申请人：

CLEAR－SPEED科技公司

申请人地址：

英国布里斯托尔

代理机构：

深圳创友专利商标代理有限公司

代理人：

江耀纯

优先权：

CN200680006803.1

主分类号：

G06F15/78

IPC分类号：

G06F15/78