一种QFN/DFN叠加式芯片

专利权人的姓名或者名称、地址的变更

摘要

本实用新型公开了一种QFN/DFN叠加式芯片，包括框架、引脚、银浆层、第一芯片、粘接层、第二芯片、第一焊球、第一焊线、第二焊球、第二焊线，第一芯片采用银浆层与框架固定，而使用厚度为0.025mm的粘接层替代0.05mm银浆层来对第二芯片固定，可以有效降低整体高度，通过在第二芯片上设置第一焊球，第一焊线可从第一焊球的侧面引出，且第一焊线采用0.025mm的软铜线，因此，第一焊线可以获得较为平缓的过渡，避免突然折弯，有效防止第一焊线发生脱焊不良，同时有效降低整体高度。在空间较为充裕引脚上设置第二焊球，通过第二焊线将第一芯片与引脚连接，实现第一芯片的输出。该装置结构简单，通过叠加式设计，实现多芯片的封装，且整体高度较低，满足使用要求。

基本信息

专利标题：

一种QFN/DFN叠加式芯片

专利标题（英）：

暂无

公开（公告）号：

暂无

申请号：

CN201920856021.1

公开（公告）日：

暂无

申请日：

2019-06-10

授权号：

CN209691744U

授权日：

2019-11-26

发明人：

彭勇谢兵赵从寿韩彦召王钊周根强金郡唐振宁倪权张振林

申请人：

池州华宇电子科技有限公司

申请人地址：

安徽省池州市经济技术开发区电子信息产业园10号

代理机构：

代理人：

优先权：

CN201920856021.1

主分类号：

H01L23/495

IPC分类号：

H01L23/495 H01L23/49 H01L23/31 H01L25/04