多芯片叠加式半导体器件
授权
摘要
本实用新型公开一种多芯片叠加式半导体器件，包括至少两片层叠设置的芯片，所述芯片的上表面和下表面均具有供焊接的电极区，相邻两片芯片之间设有一铜片，此铜片上开有若干个通孔，此通孔内填充有一焊料，此焊料的两端从通孔内延伸出，焊接时，延伸出通孔的焊料端部在铜片和电极区之间形成一焊料层，所述芯片的宽度为4~12mm，其长度为4~12mm。本实用新型不仅能够代替现有技术中焊料、铜片加焊料的组装结构，简化组装工艺，提高生产效率、降低工艺管控难度，还能改善铜片与芯片之间焊料铺展的均匀性，并避免焊料溢出电极区，提升了产品的可靠性。
基本信息
专利标题 ：
多芯片叠加式半导体器件
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN201921010239.1
公开（公告）日 ：
暂无
申请日 ：
2019-07-01
授权号 ：
CN210607232U
授权日 ：
2020-05-22
发明人 ：
何洪运郝艳霞沈加勇
申请人 ：
苏州固锝电子股份有限公司
申请人地址 ：
江苏省苏州市高新区通安开发区通锡路31号
代理机构 ：
苏州创元专利商标事务所有限公司
代理人 ：
马明渡
优先权 ：
CN201921010239.1
主分类号 ：
H01L23/488
IPC分类号 ：
H01L23/488 H01L23/535
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L23/00
半导体或其他固态器件的零部件
H01L23/48
用于向或自处于工作中的固态物体通电的装置，例如引线或接线端装置
H01L23/488
由焊接或黏结结构组成
法律状态
2020-05-22 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN210607232U.PDF
PDF下载
