一种叠加式霍尔芯片封装方法
实质审查的生效
摘要
本发明公开了一种叠加式霍尔芯片封装方法，包括减薄划片、装载烘烤、一次清洗、键合、二次清洗、点胶固化、塑封、电镀、切筋，通过点胶针对霍尔晶圆进行点胶，利用点胶针上设置的喇叭形整形部对针头滴下的胶液进行整形，使的胶液在霍尔晶元的两端少而中间多，同时，采用三段恒温工艺对胶液进行固化，升温阶段时间较长，温度上升较缓慢，胶液在表面张力的作用下逐步向霍尔晶元的两端延伸直到达到平衡态，能最大限度的将塑封、焊接过程参数的应力释放，提高良率。
基本信息
专利标题 ：
一种叠加式霍尔芯片封装方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114388692A
申请号 ：
CN202210064253.X
公开（公告）日 ：
2022-04-22
申请日 ：
2022-01-20
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
周根强彭勇谢兵韩彦召姜小川方国太熊小鹏李跃马昌兵倪权方元元
申请人 ：
池州华宇电子科技股份有限公司
申请人地址 ：
安徽省池州市经济技术开发区凤凰路106号
代理机构 ：
代理人 ：
优先权 ：
CN202210064253.X
主分类号 ：
H01L43/14
IPC分类号 ：
H01L43/14 B05D1/26 B05D3/00 B05D3/02 B05D3/12
法律状态
2022-05-10 ：
实质审查的生效
IPC(主分类) : H01L 43/14
申请日 : 20220120
申请日 : 20220120
2022-04-22 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
