E1链路的随路时钟抖动抑制方法、装置及电子设备
公开
摘要
本申请提供一种E1链路的随路时钟抖动抑制方法、装置及电子设备，所述方法应用于FPGA，所述方法包括：在从数据队列读取预设字节的数据到寄存器之后，获取表征所述数据队列中所存储数据的数据量的信号；根据所述信号，确定出对应的时钟频率；根据所述对应的时钟频率，稳定地将所述寄存器中的数据移出所述寄存器，从而解决了现有技术中由于从SDH解析出来的E1链路的随路时钟抖动非常大而导致数据的移出速率随机地不断变化，且变化幅度特别大的问题。
基本信息
专利标题 ：
E1链路的随路时钟抖动抑制方法、装置及电子设备
专利标题（英）：
暂无
公开（公告）号 ：
CN114499728A
申请号 ：
CN202011257501.X
公开（公告）日 ：
2022-05-13
申请日 ：
2020-11-11
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
李建国
申请人 ：
迈普通信技术股份有限公司
申请人地址 ：
四川省成都市高新区天府三街288号1栋15-24层
代理机构 ：
北京超凡宏宇专利代理事务所(特殊普通合伙)
代理人 ：
衡滔
优先权 ：
CN202011257501.X
主分类号 ：
H04J3/06
IPC分类号 ：
H04J3/06 H04J3/16
法律状态
2022-05-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
