用以测量重叠状态的布局
公开
摘要
本发明提供一种用以测量重叠状态的布局，包括布局区域、第一虚拟有源区区域与多个虚拟组件区域。第一虚拟有源区区域位于布局区域中。多个虚拟组件区域堆叠在布局区域中。在多个虚拟组件区域中的一个形成在第一虚拟有源区区域上的当下，多个虚拟组件区域中的一个与第一虚拟有源区区域具有第一重叠区域，且第一重叠区域不包括多个虚拟组件区域中的其他虚拟组件区域。上述用以测量重叠状态的布局可用以有效且即时地获得半导体元件中的相对应的组件之间的重叠状态。
基本信息
专利标题 ：
用以测量重叠状态的布局
专利标题（英）：
暂无
公开（公告）号 ：
CN114628365A
申请号 ：
CN202011436660.6
公开（公告）日 ：
2022-06-14
申请日 ：
2020-12-10
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
詹启宏曾俊侨苏宏铭
申请人 ：
华邦电子股份有限公司
申请人地址 ：
中国台湾台中市大雅区科雅一路8号
代理机构 ：
北京同立钧成知识产权代理有限公司
代理人 ：
朱颖
优先权 ：
CN202011436660.6
主分类号 ：
H01L23/544
IPC分类号 ：
H01L23/544 H01L27/02
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L23/00
半导体或其他固态器件的零部件
H01L23/544
加到半导体器件上的标志，例如注册商标、测试图案
法律状态
2022-06-14 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
