本申请提供一种用于追踪逻辑系统设计的错误的方法及相关设备。该方法包括：获得所述逻辑系统设计的组合锥的断言失败，所述组合锥包括多个子锥，每个子锥表示所述逻辑系统设计的子电路并且具有一个或多个输入信号和输出信号，并且所述断言失败指示所述组合锥在当前时钟周期处的实际信号值不同于所述当前时钟周期处的预期信号值；获得所述多个子锥的机器学习(ML)模型；根据所述断言失败、所述多个子锥的机器学习模型和对应于所述多个子锥的动态回溯灵敏度(DBS)在所述多个子锥上执行回溯以获得回溯结果；以及根据所述回溯结果输出一个或多个目标子锥作为所述断言失败的候选根本原因。