一种基于极性加固技术的SRAM存储电路
实质审查的生效
摘要
本发明公开了一种基于极性加固技术的SRAM存储电路，包括四个PMOS晶体管和十个NMOS晶体管，PMOS晶体管P1、P2作为上拉管，PMOS晶体管P3和P4交叉耦合；NMOS晶体管N3、N4、N5、N6作为下拉管，NMOS晶体管N5和N6交叉耦合；主存储节点Q和QN通过NMOS晶体管N7与N8分别与位线BL和BLB相连，冗余存储节点S0与S1通过NMOS晶体管N9与N10分别与位线BL和BLB相连；位线BL与NMOS晶体管N7与N9的源极电连接，位线BLB与NMOS晶体管N8与N10的源极电连接。利用该结构的存储电路可以提高存储单元写速度、降低单元功耗，并提高单元抗单粒子翻转SEU的能力。
基本信息
专利标题 ：
一种基于极性加固技术的SRAM存储电路
专利标题（英）：
暂无
公开（公告）号 ：
CN114429774A
申请号 ：
CN202210081246.0
公开（公告）日 ：
2022-05-03
申请日 ：
2022-01-24
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
彭春雨强斌卢文娟赵强郝礼才蔺智挺吴秀龙
申请人 ：
安徽大学;合肥市微电子研究院有限公司;合肥海图微电子有限公司
申请人地址 ：
安徽省合肥市经济开发区九龙路111号
代理机构 ：
北京凯特来知识产权代理有限公司
代理人 ：
郑立明
优先权 ：
CN202210081246.0
主分类号 ：
G11C11/412
IPC分类号 ：
G11C11/412 G11C11/419
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C11/08
应用多孔存储元件的，例如：应用多孔磁芯存储器；应用把几个单独的多孔存储元件合并起来的板
G11C11/21
应用电元件的
G11C11/34
应用半导体器件的
G11C11/40
应用晶体管的
G11C11/41
用正反馈形成单元的，即，不需要刷新或电荷再生的单元。例如，双稳态多谐振荡器或施密特触发器
G11C11/412
只使用场效应晶体管的
法律状态
2022-05-20 ：
实质审查的生效
IPC(主分类) : G11C 11/412
申请日 : 20220124
申请日 : 20220124
2022-05-03 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
