基于SoC FPGA的RISC-V硬件测试方法及系统
实质审查的生效
摘要
本发明提供了一种基于SoC FPGA的RISC‑V硬件测试方法，包括：步骤1、将RISC‑V处理器配置在FPGA，并完成与HPS的总线互连；步骤2、HPS向RISC‑V处理器发送复位信号，RISC‑V处理器启动；步骤3、RISC‑V处理器向HPS发送访问存储以及外设控制信号，对内存和外设控制器进行访问；步骤4、HPS将访问外设控制器产生的数据通过串口打印，完成RISC‑V测试。本发明提出的方案使用便利且可适配多种RISC‑V处理器，节省了用户大量去熟悉各个厂商提供的硬件测试环境和平台，或者为了测试和验证RISC‑V处理器功能而去搭建设计单独的硬件测试平台的时间。
基本信息
专利标题 ：
基于SoC FPGA的RISC-V硬件测试方法及系统
专利标题（英）：
暂无
公开（公告）号 ：
CN114528174A
申请号 ：
CN202210145663.7
公开（公告）日 ：
2022-05-24
申请日 ：
2022-02-17
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
彭诗翰赵釜游义全万毅田亮
申请人 ：
重庆海云捷迅科技有限公司
申请人地址 ：
重庆市沙坪坝区学城大道62-1号研发楼一期B3栋503
代理机构 ：
成都九鼎天元知识产权代理有限公司
代理人 ：
罗强
优先权 ：
CN202210145663.7
主分类号 ：
G06F11/263
IPC分类号 ：
G06F11/263 G06F11/22 G06F13/38
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F11/00
错误检测；错误校正；监控
G06F11/22
在准备运算或者在空闲时间期间内，通过测试作故障硬件的检测或定位
G06F11/26
功能检验
G06F11/263
检验输入的产生，例如，检验向量、模或数列
法律状态
2022-06-10 ：
实质审查的生效
IPC(主分类) : G06F 11/263
申请日 : 20220217
申请日 : 20220217
2022-05-24 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
