一种嵌入式高低压兼容CMOS总剂量加固方法
公开
摘要
本发明公开一种嵌入式高低压兼容CMOS总剂量加固方法，属于微电子集成电路领域。本发明采用STI注入法、高压MOS器件叠栅氧工艺法、低压MOS器件叠栅氧工艺法和有源区截止法进行高低压MOS器件总剂量加固，采用隧道氧化层加固工艺方法、多晶硅间介质层加固工艺方法进行浮栅型FLASH器件总剂量加固，达到减少热过程、增加场区表面P型杂质浓度、抑制阈值电压漂移、减少器件间和器件内部漏电的目的，实现嵌入式浮栅型FLASH工艺器件总剂量加固。
基本信息
专利标题 ：
一种嵌入式高低压兼容CMOS总剂量加固方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114597174A
申请号 ：
CN202210237633.9
公开（公告）日 ：
2022-06-07
申请日 ：
2022-03-10
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
刘国柱魏轶聃魏敬和赵伟魏应强陈浩然许磊隋志远周颖
申请人 ：
中国电子科技集团公司第五十八研究所
申请人地址 ：
江苏省无锡市滨湖区惠河路5号
代理机构 ：
无锡派尔特知识产权代理事务所(普通合伙)
代理人 ：
杨立秋
优先权 ：
CN202210237633.9
主分类号 ：
H01L21/8238
IPC分类号 ：
H01L21/8238
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
H01L21/8238
互补场效应晶体管，例如CMOS
法律状态
2022-06-07 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
