一种单比特差分SRAM存算一体阵列及装置
公开
摘要
本发明涉及一种单比特差分SRAM存算一体阵列及装置，阵列包括：多个存算一体单元、第一电容和第二电容；各存算一体单元均包括：6T‑SRAM存储单元、第一反相器、第二反相器、晶体管TL3和晶体管TR3；第一反相器分别与存储单元和TL3的漏极连接，TL3的栅极用于输入数据IN，TL3的源极与第一电容的一端连接，第一电容的另一端接地；第二反相器分别与存储单元和TR3的漏极连接，TR3的栅极用于输入数据IN，TR3的源极与第二电容的一端连接，第二电容的另一端接地。本发明存算一体阵列在计算过程中对一整列存算一体单元同时计算，对权重值无影响，此解耦合操作完全消除了读写干扰。
基本信息
专利标题 ：
一种单比特差分SRAM存算一体阵列及装置
专利标题（英）：
暂无
公开（公告）号 ：
CN114627930A
申请号 ：
CN202210277264.6
公开（公告）日 ：
2022-06-14
申请日 ：
2022-03-21
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
乔树山史万武尚德龙周玉梅
申请人 ：
中科南京智能技术研究院
申请人地址 ：
江苏省南京市江宁区创研路266号麒麟人工智能产业园1号楼5层
代理机构 ：
北京高沃律师事务所
代理人 ：
王爱涛
优先权 ：
CN202210277264.6
主分类号 ：
G11C11/41
IPC分类号 ：
G11C11/41 G11C8/08 G11C7/12
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C11/08
应用多孔存储元件的，例如：应用多孔磁芯存储器；应用把几个单独的多孔存储元件合并起来的板
G11C11/21
应用电元件的
G11C11/34
应用半导体器件的
G11C11/40
应用晶体管的
G11C11/41
用正反馈形成单元的，即，不需要刷新或电荷再生的单元。例如，双稳态多谐振荡器或施密特触发器
法律状态
2022-06-14 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
