多微处理器系统并行解优通讯接口
专利权的终止未缴年费专利权终止
摘要
多微处理器系统并行解优通讯接口，其结构包括一个共享存储器、一个争用仲裁电路及一组与微处理器数量相同的总线缓冲器，由于争用仲裁电路没有采用公共时钟，因此该接口既可连接同型号的微处理器，也可同时连接不同型号的微处理器。本发明还具有结构简单、通讯速度快、操作简便、成本低、无需发“复位”信号就可自动释放共享总线或共享存储器等特点，可广泛用于工业实时控制的多微处理器系统。
基本信息
专利标题 ：
多微处理器系统并行解优通讯接口
专利标题（英）：
暂无
公开（公告）号 ：
CN1039668A
申请号 ：
CN88105928.5
公开（公告）日 ：
1990-02-14
申请日 ：
1988-07-26
授权号 ：
CN1016831B
授权日 ：
1992-05-27
发明人 ：
龙伟
申请人 ：
成都科技大学
申请人地址 ：
610065四川省成都市东城区一环路南一段24号
代理机构 ：
成都科技大学专利代理事务所
代理人 ：
黄幼陵
优先权 ：
CN88105928.5
主分类号 ：
G06F13/36
IPC分类号 ：
G06F13/36
相关图片
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F13/00
信息或其他信号在存储器、输入/输出设备或者中央处理机之间的互连或传送
G06F13/14
对互连或传送请求的处理
G06F13/36
关于访问公共总线或总线系统的
法律状态
1995-09-20 ：
专利权的终止未缴年费专利权终止
1993-01-20 ：
授权
1992-05-27 ：
审定
1990-10-10 ：
实质审查请求
1990-02-14 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN1039668A.PDF
PDF下载
2、
CN1016831B.PDF
PDF下载
