同步通讯芯片并行测试的方法

专利申请权、专利权的转移

摘要

本发明公开了一种同步通讯芯片并行测试的方法，先对所有被测元件不同的测试向量按时钟周期进行分割存储到测试仪的内存中，再将所有存储数据根据时钟周期并行输出，从而得到多个被测元件多种测试向量的并行测试，并同时对其进行合格/故障判断。本发明可以缩短芯片的测试时间，降低芯片的测试成本，最大限度的实现对同步通讯芯片的多个芯片多种测试向量同时进行测试。

基本信息

专利标题：

同步通讯芯片并行测试的方法

专利标题（英）：

暂无

公开（公告）号：

CN1979201A

申请号：

CN200510111291.2

公开（公告）日：

2007-06-13

申请日：

2005-12-08

授权号：

暂无

授权日：

暂无

发明人：

武建宏

申请人：

上海华虹NEC电子有限公司

申请人地址：

201206上海市浦东新区川桥路1188号

代理机构：

上海浦一知识产权代理有限公司

代理人：

丁纪铁

优先权：

CN200510111291.2

主分类号：

G01R31/28

IPC分类号：

G01R31/28 G01R31/3183