多微处理器系统并行解优通讯接口
专利权的终止专利权有效期届满
摘要
多微处理器系统并行解优通讯接口，其结构包括一个共享存储器、一个争用仲裁电路及一组与微处理器数量相同的总线缓冲器。由于争用仲裁电路没有采用公共时钟，因此该接口既可连接同型号的微处理器，也可同时连接不同型号的微处理器。本实用新型还具有结构简单、通讯速度快、操作简便、成本低、无需发“复位”信号就可自动释放共享总线或共享存储器等特点，可广泛用于工业实时控制的多微处理器系统。
基本信息
专利标题 ：
多微处理器系统并行解优通讯接口
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN88218825.9
公开（公告）日 ：
暂无
申请日 ：
1988-07-26
授权号 ：
CN2037080U
授权日 ：
1989-05-03
发明人 ：
龙伟
申请人 ：
成都科技大学
申请人地址 ：
四川省成都市东城区一环路南一段24号成都科技大学
代理机构 ：
成都科技大学专利代理事务所
代理人 ：
黄幼陵
优先权 ：
CN88218825.9
主分类号 ：
G06F15/16
IPC分类号 ：
G06F15/16
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F15/00
通用数字计算机；通用数据处理设备
G06F15/16
两个或多个数字计算机的组合，每台计算机至少具有一个运算单元、一个程序单元和一个寄存器，例如，用于数个程序的同时处理
法律状态
1993-12-15 ：
专利权的终止专利权有效期届满
1990-01-31 ：
授权
1989-05-03 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
