最佳化集成电路布局的方法
专利权的终止
摘要
本发明为一种最佳化集成电路布局的方法，是用以解决公知集成电路布局时，无法针对高速及低功率消耗的设计考量的问题，本发明的方法既不会增加晶片面积而且又可以提高晶片运作速度及节省功率消耗，不仅增加晶片的工作性能，更可提升技术应用层次，以达到好、快、小及省电的目的。
基本信息
专利标题 ：
最佳化集成电路布局的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1949230A
申请号 ：
CN200510112765.5
公开（公告）日 ：
2007-04-18
申请日 ：
2005-10-12
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
詹戊宾陈建良冯濬明
申请人 ：
扬智科技股份有限公司
申请人地址 ：
台湾省台北市
代理机构 ：
北京三友知识产权代理有限公司
代理人 ：
李强
优先权 ：
CN200510112765.5
主分类号 ：
G06F17/50
IPC分类号 ：
G06F17/50
相关图片
法律状态
2015-12-09 ：
专利权的终止
未缴年费专利权终止号牌文件类型代码 : 1605
号牌文件序号 : 101636686106
IPC(主分类) : G06F 17/50
专利号 : ZL2005101127655
申请日 : 20051012
授权公告日 : 20081210
终止日期 : 20141012
号牌文件序号 : 101636686106
IPC(主分类) : G06F 17/50
专利号 : ZL2005101127655
申请日 : 20051012
授权公告日 : 20081210
终止日期 : 20141012
2008-12-10 ：
授权
2007-06-13 ：
实质审查的生效
2007-04-18 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN1949230A.PDF
PDF下载
2、
CN100442296C.PDF
PDF下载
