基于集成电路内的差错传播的差错检测电路的插入
专利权的终止
摘要
一种在集成电路内选择应当放置差错检测电路(20)的位置的方法，所述方法使用参考和测试设计的仿真，并且差错被注入到测试设计并且然后根据注入的差错执行扇出分析以确定差错传播特性。因此，可以识别寄存器(12)，在所述寄存器处传播的差错很可能表现出它们自己或者所述寄存器保护关键体系结构状态，或者所述寄存器保护在其它情况不被保护的状态，并且由此获得差错检测机制的有效部署。在集成电路(68)内，根据检测到的集成电路的当前状态，来自不起作用电路元件的输出信号可能经受隔离门(92、94、96、98、100)。由此，出现软差错的不起作用电路元件具有不适当的输出信号；从到达集成电路的其余部分被选通并由此减少错误操作。
基本信息
专利标题 ：
基于集成电路内的差错传播的差错检测电路的插入
专利标题（英）：
暂无
公开（公告）号 ：
CN101273356A
申请号 ：
CN200580051651.2
公开（公告）日 ：
2008-09-24
申请日 ：
2005-10-03
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
J·A·布洛姆K·弗劳特纳D·W·布拉德利
申请人 ：
ARM有限公司
申请人地址 ：
英国剑桥郡
代理机构 ：
中国专利代理(香港)有限公司
代理人 ：
张雪梅
优先权 ：
CN200580051651.2
主分类号 ：
G06F17/50
IPC分类号 ：
G06F17/50 G06F11/26
法律状态
2017-11-24 ：
专利权的终止
未缴年费专利权终止IPC(主分类) : G06F 17/50
申请日 : 20051003
授权公告日 : 20120307
终止日期 : 20161003
申请日 : 20051003
授权公告日 : 20120307
终止日期 : 20161003
2012-03-07 ：
授权
2008-11-19 ：
实质审查的生效
2008-09-24 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
