本实用新型公开了一种芯片防静电保护电路，包括第一N型晶体管和第二N型晶体管，第一N型晶体管栅极同源极接地，漏极接在芯片内部电路的外部信号输入端，第二N型晶体管的栅极、源极共接在芯片内部电路的外部信号输入端，漏极接地；第一N型晶体管构成的电路工作时漏极电压维持在钳压和持有电压之间，钳压小于芯片内部电路中晶体管的栅和结的击穿电压且持有电压高于外部输入信号的电压；第二N型晶体管的开启电压高于外部输入信号的电压且小于第一N型晶体管构成的电路的持有电压，并且此晶体管的栅和结的击穿电压高于第一N型晶体管所构成的电路的钳压。采用该芯片防静电保护电路能大大提高防静电保护的能力。