一种基于部分可重配技术和排列算法的FPGA测试方法

授权

摘要

一种基于部分可重配技术和排列算法的FPGA测试方法，包括如下步骤：步骤一、基于FPGA测试所需的配置文件，利用排列算法对FPGA测试所需的配置文件进行排序，获得排序后的FPGA测试所需的配置文件序列；步骤二、利用部分可重配文件序列产生算法处理步骤一中排序后的FPGA测试所需的配置文件序列，获得FPGA测试所需的部分可重配文件序列；步骤三、利用FPGA配置电路将步骤二中FPGA测试所需的部分可重配文件序列下载到被测FPGA中进行测试。该方法可以有效减少配置文件的大小，缩短FPGA的测试时间。

基本信息

专利标题：

一种基于部分可重配技术和排列算法的FPGA测试方法

专利标题（英）：

暂无

公开（公告）号：

CN109358992A

申请号：

CN201811082056.0

公开（公告）日：

2019-02-19

申请日：

2018-09-17

授权号：

CN109358992B

授权日：

2022-05-13

发明人：

陈雷李明哲张彦龙李学斌祁逸张帆李琦刘进

申请人：

北京时代民芯科技有限公司;北京微电子技术研究所

申请人地址：

北京市丰台区东高地四营门北路2号

代理机构：

中国航天科技专利中心

代理人：

范晓毅

优先权：

CN201811082056.0

主分类号：

G06F11/22

IPC分类号：

G06F11/22