VLD终端的制造方法及VLD终端
授权
摘要
本发明提供了一种VLD终端的制造方法及VLD终端，涉及半导体器件领域，包括在半导体单晶材料表面通过刻蚀工艺，形成掩蔽窗口；在半导体单晶材料的表面淀积多晶硅层；获取掩膜版，并将掩膜版分割成多个分区；按照预设的第一刻开区宽度，确定每个分区的窗口面积；基于每个分区的窗口面积，按照预设的第二刻开区宽度对每个分区进行刻开，在掩膜版上形成多个注入窗口；在多晶硅层上形成光刻胶；利用掩膜版，通过光刻工艺在光刻胶上形成注入掩蔽窗口；在多晶硅层中注入杂质，形成VLD终端。本发明可以使VLD终端横向上杂质浓度连续变化，减小浓度波动，提高终端效率。
基本信息
专利标题 ：
VLD终端的制造方法及VLD终端
专利标题（英）：
暂无
公开（公告）号 ：
CN110491779A
申请号 ：
CN201910780944.8
公开（公告）日 ：
2019-11-22
申请日 ：
2019-08-22
授权号 ：
CN110491779B
授权日 ：
2022-05-20
发明人 ：
左义忠
申请人 ：
吉林华微电子股份有限公司
申请人地址 ：
吉林省吉林市高新区深圳街99号
代理机构 ：
北京超凡宏宇专利代理事务所(特殊普通合伙)
代理人 ：
荣颖佳
优先权 ：
CN201910780944.8
主分类号 ：
H01L21/265
IPC分类号 ：
H01L21/265 H01L21/033
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/26
用波或粒子辐射轰击的
H01L21/263
带有高能辐射的
H01L21/265
产生离子注入的
法律状态
2022-05-20 ：
授权
2019-12-17 ：
实质审查的生效
IPC(主分类) : H01L 21/265
申请日 : 20190822
申请日 : 20190822
2019-11-22 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
