一种优化多负载DDR颗粒信号质量的PCB结构
授权
摘要
本实用新型公开了一种优化多负载DDR颗粒信号质量的PCB结构，包括PCB板，在所述PCB板上，主芯片连接若干DDR颗粒，其特征在于，所述主芯片连接的第一个所述DDR颗粒为第一DDR颗粒，在所述主芯片与所述第一DDR颗粒之间连接的走线上设置有至少两个新增过孔，且所述新增过孔均接入所述主芯片与所述第一DDR颗粒之间连接的走线，相邻两个所述新增过孔之间的间距为50‑100mil。本实用新型与传统不增加额外过孔的做法相比，本实用新型能够很好的减缓主芯片输出的强度，降低上升沿，从而减少高频分量，减弱信号反射，明显改善了信号的波动情况，进而增加信号裕量，优化了多负载DDR颗粒信号质量。
基本信息
专利标题 ：
一种优化多负载DDR颗粒信号质量的PCB结构
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN201921032498.4
公开（公告）日 ：
暂无
申请日 ：
2019-07-04
授权号 ：
CN210781498U
授权日 ：
2020-06-16
发明人 ：
黄刚陈亮刘为霞吴均
申请人 ：
深圳市一博电路有限公司
申请人地址 ：
广东省深圳市宝安区石岩街道松柏路旁中运泰科技工业园三号厂房二、三、四层
代理机构 ：
深圳市远航专利商标事务所(普通合伙)
代理人 ：
张朝阳
优先权 ：
CN201921032498.4
主分类号 ：
H05K1/02
IPC分类号 ：
H05K1/02 H05K1/18
法律状态
2020-06-16 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
