层叠半导体、晶圆层叠体、层叠半导体的制造方法、辅助装置以...
实质审查的生效
摘要
本发明提供一种能够抑制制造成本的层叠半导体、晶圆层叠体、层叠半导体的制造方法、辅助装置以及程序。一种由多个芯片层叠构成的层叠半导体，具有：逻辑芯片；以及存储器部，其层叠在所述逻辑芯片，具有至少一个能够与所述逻辑芯片通信的存储器芯片，所述存储器芯片具有：至少两个存储器主体，其在与层叠方向交叉的方向排列设置，所述存储器主体具有存储器电路；以及连接部，其在所述存储器主体之间以规定的宽度设置，将排列设置的所述多个存储器主体分别连接。
基本信息
专利标题 ：
层叠半导体、晶圆层叠体、层叠半导体的制造方法、辅助装置以及程序
专利标题（英）：
暂无
公开（公告）号 ：
CN114450792A
申请号 ：
CN201980100812.4
公开（公告）日 ：
2022-05-06
申请日 ：
2019-10-09
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
梶谷一彦
申请人 ：
超极存储器股份有限公司
申请人地址 ：
日本东京
代理机构 ：
北京柏杉松知识产权代理事务所(普通合伙)
代理人 ：
袁波
优先权 ：
CN201980100812.4
主分类号 ：
H01L27/10
IPC分类号 ：
H01L27/10
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04
其衬底为半导体的
H01L27/10
在重复结构中包括有多个独立组件的
法律状态
2022-05-24 ：
实质审查的生效
IPC(主分类) : H01L 27/10
申请日 : 20191009
申请日 : 20191009
2022-05-06 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
