本发明公开了一种量子元胞自动机十进制全加器，在不改变电路逻辑功能的前提下，通过结合表达能力更强的异或逻辑运算符以及先进的全加器进位结构，来优化QCA十进制全加器所需的逻辑结点数和逻辑深度，从而以此优化一位以及多位QCA十进制全加器电路的面积和延迟。相比于传统性能最优的全加器，本发明提出的量子元胞自动机十进制全加器性能优良，在延迟和面积方面提升明显，尤其在量子元胞自动机8位十进制全加器中优化效果更加明显，延迟和面积的提升分别为27.6%和53.4%。本发明极大降低了电路成本，同时丰富了在电路设计中的电路研究方法。本发明为基于多数逻辑和异或逻辑的算术电路设计提供了新的研究思路，对电路设计的发展有较强的实践意义。