一种电容器孔制造方法及DRAM制造方法
实质审查的生效
摘要
本发明涉及一种电容器孔制造方法及DRAM制造方法，属于半导体技术领域，解决沟槽侧壁弯曲和顶部掩模腐蚀造成的顶部关键尺寸增加的问题。该方法包括：提供半导体衬底；在半导体衬底上方顺序形成刻蚀停止层和待刻蚀层；刻蚀第三支撑层并过刻蚀第二模制层，以形成第一沟槽；通过沉积工艺在第一沟槽上方形成侧墙材料层；对第一沟槽的底面处的侧墙材料进行开口刻蚀，其中，通过剩余的侧墙材料限定电容器孔的尺寸；以顶部覆盖的侧墙材料层为掩模，对第一沟槽的底部的第二支撑层、第一模制层和第一支撑层进行刻蚀，直到刻蚀停止层停止。通过侧墙材料防止侧壁弯曲和顶部掩模腐蚀，从而避免顶部关键尺寸增加。
基本信息
专利标题 ：
一种电容器孔制造方法及DRAM制造方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114446888A
申请号 ：
CN202011219639.0
公开（公告）日 ：
2022-05-06
申请日 ：
2020-11-03
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
具德滋周娜李俊杰李琳王佳
申请人 ：
中国科学院微电子研究所;真芯(北京)半导体有限责任公司
申请人地址 ：
北京市朝阳区北土城西路3号
代理机构 ：
北京天达知识产权代理事务所(普通合伙)
代理人 ：
牛洪瑜
优先权 ：
CN202011219639.0
主分类号 ：
H01L21/8242
IPC分类号 ：
H01L21/8242 H01L27/108
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
H01L21/8239
存储器结构
H01L21/8242
动态随机存取存储结构
法律状态
2022-05-24 ：
实质审查的生效
IPC(主分类) : H01L 21/8242
申请日 : 20201103
申请日 : 20201103
2022-05-06 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
