沉积和氧化硅内衬以用于形成隔离区域
实质审查的生效
摘要
本公开涉及沉积和氧化硅内衬以用于形成隔离区域。一种方法包括：蚀刻半导体衬底以形成沟槽和半导体条带。该半导体条带的侧壁暴露于沟槽。该方法还包括沉积延伸到沟槽中的含硅层，其中，该含硅层在半导体条带的侧壁上延伸；用电介质材料填充沟槽，其中，电介质材料位于含硅层的侧壁上；以及氧化含硅层以形成内衬。该内衬包括氧化的硅。该内衬和电介质材料形成隔离区域的一些部分。该隔离区域凹陷，使得所述半导体条带中突出高于隔离区域的顶表面的部分形成半导体鳍。
基本信息
专利标题 ：
沉积和氧化硅内衬以用于形成隔离区域
专利标题（英）：
暂无
公开（公告）号 ：
CN114520149A
申请号 ：
CN202110306927.8
公开（公告）日 ：
2022-05-20
申请日 ：
2021-03-23
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
萧柏铠陈翰德黄才育张惠政杨育佳
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
中国台湾新竹市
代理机构 ：
北京东方亿思知识产权代理有限责任公司
代理人 ：
朱亦林
优先权 ：
CN202110306927.8
主分类号 ：
H01L21/336
IPC分类号 ：
H01L21/336 H01L29/06 H01L29/10
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/334
制造单极型器件的台阶式工艺
H01L21/335
场效应晶体管
H01L21/336
带有绝缘栅的
法律状态
2022-06-07 ：
实质审查的生效
IPC(主分类) : H01L 21/336
申请日 : 20210323
申请日 : 20210323
2022-05-20 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
