一种多层打线封装的三维模型识别及构建方法
公开
摘要
本发明涉及芯片封装技术领域，提供一种多层打线封装的三维模型识别及构建方法，包括：步骤1，构建包含打线封装参数的打线信息文件，其中，所述打线封装参数包括打线名称、打线层次、打线材料、打线方向、打线直径、打线弧高、芯片高度、芯片侧角、终点倾角、起始层、终止层、起点坐标、终点坐标；步骤2，依次定义每一条高速信号线的打线信息文件；步骤3，根据打线信息文件，进行建模。本发明能够正确识别多层打线的弧高、位置等信息，进而利用这些信息进行三维模型构建。
基本信息
专利标题 ：
一种多层打线封装的三维模型识别及构建方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114299223A
申请号 ：
CN202111366138.X
公开（公告）日 ：
2022-04-08
申请日 ：
2021-11-18
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
栾志雨
申请人 ：
芯瑞微(上海)电子科技有限公司
申请人地址 ：
上海市浦东新区环湖西二路888号C楼
代理机构 ：
大连大工智讯专利代理事务所(特殊普通合伙)
代理人 ：
崔雪
优先权 ：
CN202111366138.X
主分类号 ：
G06T17/00
IPC分类号 ：
G06T17/00 G06F30/20 G06F113/18
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06T
一般的图像数据处理或产生
G06T17/00
用于计算机制图的3D建模
法律状态
2022-04-08 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
