本发明公开了一种算法加速的硬件架构及方法，其硬件架构包括：寄存器阵列，用于存放控制参数、固定参数以及运算结果；控制器，用于控制运算器的运算法则，以及控制运算器读取寄存器阵列的值和存取器中的值；运算器，用于根据控制器给出运算法则进行相应的乘法、加法、减法及混合操作；存取器，用于存放运算的数据。这样，通过配置控制器和寄存器阵列，可以完成不同长度的乘累加，特征点间的距离以及求和运算等运算，加速指纹算法提取特征和匹配中各种算法；通过设置2块SRAM，在不增加整体芯片的面积下提升指纹算法的性能。该设计配置灵活，通用性强，占用面积小，可以对不同的指纹算法进行加速。