一种基于FPGA的二维多通道卷积硬件加速器
实质审查的生效
摘要
本发明涉及一种基于FPGA的二维多通道卷积硬件加速器，包括：控制单元、偏置缓存、权重缓存、输入特征缓存、卷积缓存、权重预读寄存器组、PE阵列、非线性单元、第二选通器和第三选通器；特征缓存连接PE阵列；权重缓存通过权重预读寄存器组连接PE阵列；偏置缓存与卷积缓存通过第三选通器连接PE阵列，PE阵列输出端通过第二选通器连接卷积缓存和非线性单元；输入特征缓存、偏置缓存和权重缓存加载数据；权重预读寄存器组对权重缓存进行预读寄存；PE阵列写入输入特征、预读寄存的权重数据，偏置数据或卷积中间结果进行卷积运算，将卷积中间结果写入卷积缓存，将卷积最终结果经非线性单元激活后输出。本发明实现对CNN中任意规模卷积层的高效计算。
基本信息
专利标题 ：
一种基于FPGA的二维多通道卷积硬件加速器
专利标题（英）：
暂无
公开（公告）号 ：
CN114327629A
申请号 ：
CN202111682235.X
公开（公告）日 ：
2022-04-12
申请日 ：
2021-12-28
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
王晓峰周辉盖一帆赵雄波蒋彭龙李悦赵冠杰李超然吴松龄李山山杨彬
申请人 ：
北京航天自动控制研究所
申请人地址 ：
北京市海淀区永定路50号
代理机构 ：
北京天达知识产权代理事务所(普通合伙)
代理人 ：
李明里
优先权 ：
CN202111682235.X
主分类号 ：
G06F9/30
IPC分类号 ：
G06F9/30 G06F7/501 G06F7/523 G06N3/04 G06N3/063
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F9/00
程序控制装置，例如，控制单元
G06F9/06
应用存入的程序的，即应用处理设备的内部存储来接收程序并保持程序的
G06F9/30
与执行机器指令相关的设计，例如指令译码
法律状态
2022-04-29 ：
实质审查的生效
IPC(主分类) : G06F 9/30
申请日 : 20211228
申请日 : 20211228
2022-04-12 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
