本发明公开了基于霍尔条的多输入并行乘加存算一体化电路，包括输入编码模块、并行乘法模块和模拟加法模块。所述输入编码模块用于将输入信号编码为电流信号。所述并行乘法模块包括多个并行的霍尔条，并且以霍尔条输入端的电流为乘法运算的乘数，电阻值为被乘数，输出端的霍尔电压作为乘法结果。并行的霍尔条输出各自的乘法计算结果，在模拟加法模块中完成累加，从而实现电路的乘加运算。由于被乘数霍尔电阻值直接存储在霍尔条中，因此本电路无需额外的存储单元，即可达到存算一体的目标。本发明中的存算一体化电路具有被乘数非易失存储且可连续改变、多输入并行运算等优点，非常适合用于卷积神经网络计算的硬件加速。