一种FDSOI器件的沟道制作工艺优化方法
授权
摘要

本发明公开了一种FDSOI器件的沟道制作工艺优化方法,其可使沟道减薄,以满足栅极长度缩短、良好短沟道效应控制作用,同时可避免因沟道减薄而导致的源漏极电阻值增加、外延生长源漏极缺陷等问题出现,沟道制作工艺优化方法包括以下步骤:在晶圆上生长衬底,在衬底上依次制备隔离槽、沟道层、栅极层、源漏极区;对栅极层进行选择性刻蚀,使栅极层下方的沟道层暴露出来;选择性氧化暴露出的沟道层,获取第一沟道区氧化硅,第一沟道区氧化硅的厚度为第一预定厚度;刻蚀去除第一沟道区氧化硅,获取第二刻蚀槽;在第二刻蚀槽内氧化生长第二沟道区氧化硅,第二沟道区氧化硅的厚度为第二预定厚度。

基本信息
专利标题 :
一种FDSOI器件的沟道制作工艺优化方法
专利标题(英):
暂无
公开(公告)号 :
CN114121677A
申请号 :
CN202210096839.4
公开(公告)日 :
2022-03-01
申请日 :
2022-01-27
授权号 :
CN114121677B
授权日 :
2022-05-27
发明人 :
贺鑫叶甜春朱纪军罗军李彬鸿赵杰
申请人 :
澳芯集成电路技术(广东)有限公司;广东省大湾区集成电路与系统应用研究院
申请人地址 :
广东省广州市黄埔区香雪大道中85号1601-1607房
代理机构 :
无锡市汇诚永信专利代理事务所(普通合伙)
代理人 :
苗雨
优先权 :
CN202210096839.4
主分类号 :
H01L21/336
IPC分类号 :
H01L21/336  H01L29/786  
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
H01L21/334
制造单极型器件的台阶式工艺
H01L21/335
场效应晶体管
H01L21/336
带有绝缘栅的
法律状态
2022-05-27 :
授权
2022-03-18 :
实质审查的生效
IPC(主分类) : H01L 21/336
申请日 : 20220127
2022-03-01 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
  • 联系电话
    电话:023-6033-8768
    QQ:1493236332
  • 联系 Q Q
    电话:023-6033-8768
    QQ:1493236332
  • 关注微信
    电话:023-6033-8768
    QQ:1493236332
  • 收藏
    电话:023-6033-8768
    QQ:1493236332