一种基于纠错码的高速忆阻器编程系统和方法
公开
摘要
本发明属于存储器技术领域,具体为一种基于纠错码的高速忆阻器编程系统和方法。本发明系统包括:用于对输入数据进行ECC编码的编码电路,用于将片上或者外部数据以及编码电路得到的校验位写入存储器的写电路,用于存储数据信息以及ECC编码得到的校验位信息的忆阻器阵列,用于将忆阻器阵列中数据读出的读电路,用于对读电路读出数据进行ECC译码操作的译码电路;本发明采用纠错码,以较小的写操作时间为基准进行写入操作,允许在写操作时在容错范围内出现少量写失误,随后通过编码电路和译码电路得到校验位,以此检测忆阻器阵列中的存储单元值并进行纠正。本发明能极大提高忆阻器写操作速度,降低能耗,并提高存储数据可靠性。
基本信息
专利标题 :
一种基于纠错码的高速忆阻器编程系统和方法
专利标题(英):
暂无
公开(公告)号 :
CN114596902A
申请号 :
CN202210183081.8
公开(公告)日 :
2022-06-07
申请日 :
2022-02-28
授权号 :
暂无
授权日 :
暂无
发明人 :
薛晓勇姜婧雯黄晓丽赵晨阳方晋北陈德扬郭之望
申请人 :
复旦大学
申请人地址 :
上海市杨浦区邯郸路220号
代理机构 :
上海正旦专利代理有限公司
代理人 :
陆飞
优先权 :
CN202210183081.8
主分类号 :
G11C16/10
IPC分类号 :
G11C16/10 G11C29/42
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C16/00
可擦除可编程序只读存储器
G11C16/02
电可编程序的
G11C16/04
使用可变阀值晶体管的,例如,FAMOS
G11C16/10
编程或数据输入电路
法律状态
2022-06-07 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载