一种解决金属填充Metal Fill而导致芯片时序恶化的...
公开
摘要
本发明实施例涉及一种解决金属填充Metal Fill而导致芯片时序恶化的方法。所述方法包括：在布局布线步骤中执行金属填充；确定金属填充后的芯片中各个时序路径(timing path)上各时序端点(timing endpoints)是否存在时间违例(time violation)；当存在时间违例时，确定所述时序路径为时序风险路径(timing critical path)；针对时序风险路径，以设定宽度生成虚拟阻挡层，并沿所述时序风险路径设置所述虚拟阻挡层，用以替代在所述虚拟阻挡层所占位置上的所述金属填充。
基本信息
专利标题 ：
一种解决金属填充Metal Fill而导致芯片时序恶化的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114580341A
申请号 ：
CN202210209763.1
公开（公告）日 ：
2022-06-03
申请日 ：
2022-03-03
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
赵少峰杨昕禾
申请人 ：
东科半导体（安徽）股份有限公司
申请人地址 ：
安徽省马鞍山市马鞍山经济技术开发区银黄东路999号数字硅谷产业园38栋101-401
代理机构 ：
北京慧诚智道知识产权代理事务所(特殊普通合伙)
代理人 ：
白洁
优先权 ：
CN202210209763.1
主分类号 ：
G06F30/398
IPC分类号 ：
G06F30/398 G06F30/394 G06F30/392 G06F115/02
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F30/398
设计验证或优化，例如：使用设计规则检查、布局与原理图或有限元方法
法律状态
2022-06-03 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
