有叠层式电容器单元的半导体存储器件及制法
专利申请的视为撤回
摘要
DRAM单元有衬底(10)，绝缘氧化层(11)，多个线电极(14、15、16)、源区(12)、漏区(13)、字线电极上的绝缘层(17)，覆盖在氧化层(11)上并与源区接触的桥式电极层(18)，在桥式电极层上面与衬底平行延伸并与漏区接触的位线层(21)，至少延伸在位线层上面并与桥式电极层连接的第一多晶硅层(24)，遮盖包含第一多晶硅(24)上部表面在内的衬底整个表面的介质层(25)，至少延伸在位线层上面遮盖介质层的第二多晶硅层(26)，以及使位线层与桥式电极层、第一多晶硅层和介质层绝缘的绝缘夹层(20，22)。
基本信息
专利标题 ：
有叠层式电容器单元的半导体存储器件及制法
专利标题（英）：
暂无
公开（公告）号 ：
CN1056946A
申请号 ：
CN90106622.2
公开（公告）日 ：
1991-12-11
申请日 ：
1990-07-31
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
安太赫
申请人 ：
三星电子株式会社
申请人地址 ：
南朝鲜京畿道水原市
代理机构 ：
中国专利代理有限公司
代理人 ：
郭伟刚
优先权 ：
CN90106622.2
主分类号 ：
G11C17/08
IPC分类号 ：
G11C17/08
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C17/00
只可一次编程的只读存储器；半永久存储器，例如：可手动更换的信息卡
G11C17/08
应用半导体器件的，例如，双极性元件
法律状态
1993-09-08 ：
专利申请的视为撤回
1992-07-22 ：
实质审查请求已生效的专利申请
1991-12-11 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
