用于存储器测试中感测放大器的时间可控制感测方案

授权

摘要

本发明所公开的测试方法源自一测试器的信号将存储器芯片或存储模块设定至一特定测试模式。此特定测试模式利用比特线感测放大器检测连接至比特线的漏电流缺陷。由一测试器发出一第一测试指令激活一字线。于一特定测试模式开启存储器比特线感测放大器的期间，测试器发出一自第一测试指令延迟的第二测试指令。延迟的第二测试指令允许比特线与字线交叉处的缺陷所导致的漏电流充电比特线的电容，并且被感测放大器所检测。

基本信息

专利标题：

用于存储器测试中感测放大器的时间可控制感测方案

专利标题（英）：

暂无

公开（公告）号：

CN1794357A

申请号：

CN200510115967.5

公开（公告）日：

2006-06-28

申请日：

2005-11-11

授权号：

暂无

授权日：

暂无

发明人：

戎博斗刘士晖

申请人：

钰创科技股份有限公司

申请人地址：

中国台湾

代理机构：

北京科龙寰宇知识产权代理有限责任公司

代理人：

孙皓晨

优先权：

CN200510115967.5

主分类号：

G11C29/50

IPC分类号：

G11C29/50