本发明提供一种与用1个存储单元存储2比特数据的非易失性存储元件相对应、并且可进行高速的读出工作的存储器阵列电路。副位线SBL的一端经由漏极选择器DS连接到共用电源CDV上，另一端经由源极选择器SS连接到主位线MBL上。切换对漏极选择器DS的漏极选择线DSA等和对源极选择器SS的源极选择线SSE等的选择信号，将副位线SBL切换为对存储单元MC的漏极线或源极线使用。由此，2比特容量的存储单元MC的读写成为可能。此外，选择2个存储单元MC，用这些存储单元包夹从存储单元到主位线MBL的副位线SBL。由此，可减少布线路径的寄生电容，进行高速的读出工作。