本公开的各实施例涉及集成存储器电路。集成存储器电路包括：字线，被配置为耦合到由电源电压供电的存储器单元；上拉晶体管，具有连接在电源电压和字线之间的源极‑漏极路径，其中上拉晶体管响应于对字线的选择而被致动，以在存储器单元处执行读/写操作；下拉晶体管，具有连接在字线和地节点之间的源极‑漏极路径；以及控制电路，被配置为将控制信号应用到下拉晶体管的控制端子，以提供包括多个字线欠驱动脉冲的字线欠驱动；其中每个字线欠驱动脉冲使字线电压从第一电压水平下降到第二电压水平，然后从第二电压水平上升到第一电压水平；并且其中第一电压水平和第二电压水平两者均大于存储器单元的地电压。