非易失性存储器集成电路
授权
摘要
本公开的各实施例涉及非易失性存储器集成电路。一种非易失性存储器集成电路，具有被组织成的行和列的存储器平面，列包含位线。针对每个位线的读取放大器被配置为在读取数据通道上生成输出信号。读取数据通道分别沿着每个位线穿过存储器平面。每个读取数据通道被连接到相应的位线的所有的读取放大器。根据本公开的实施例，实现了紧凑的结构并且解决了拥塞的问题。
基本信息
专利标题 ：
非易失性存储器集成电路
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN202020640163.7
公开（公告）日 ：
暂无
申请日 ：
2020-04-24
授权号 ：
CN211906960U
授权日 ：
2020-11-10
发明人 ：
F·拉罗萨
申请人 ：
意法半导体(鲁塞)公司
申请人地址 ：
法国鲁塞
代理机构 ：
北京市金杜律师事务所
代理人 ：
董莘
优先权 ：
CN202020640163.7
主分类号 ：
G11C16/24
IPC分类号 ：
G11C16/24 G11C16/26
相关图片
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C16/00
可擦除可编程序只读存储器
G11C16/02
电可编程序的
G11C16/04
使用可变阀值晶体管的，例如，FAMOS
G11C16/24
位线控制电路
法律状态
2020-11-10 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN211906960U.PDF
PDF下载
