易失性存储器的寄存器读取
授权
摘要
在同步数据传送中，从SDRAM模块读取未存储于SDRAM模块的DRAM阵列中的数据。所述数据传送(称作寄存器读取命令/操作)在定时和操作上类似于针对存储于DRAM阵列中的数据的读取命令/操作。寄存器读取命令由SDRAM控制信号和库地址比特的唯一编码加以区别。在一实施例中，寄存器读取命令包括与MSR或EMSR命令相同的控制信号状态，其中库地址被设定为唯一值，例如2’b10。寄存器读取命令可仅读取单个数据，或可使用地址总线对未存储于DRAM阵列中的多个数据进行定址。寄存器读取操作可以是突发式读取，且突发长度可以各种方式来界定。
基本信息
专利标题 ：
易失性存储器的寄存器读取
专利标题（英）：
暂无
公开（公告）号 ：
CN101156211A
申请号 ：
CN200680011543.7
公开（公告）日 ：
2008-04-02
申请日 ：
2006-02-03
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
罗伯特·迈克尔·沃克
申请人 ：
高通股份有限公司
申请人地址 ：
美国加利福尼亚州
代理机构 ：
北京律盟知识产权代理有限责任公司
代理人 ：
刘国伟
优先权 ：
CN200680011543.7
主分类号 ：
G11C7/10
IPC分类号 ：
G11C7/10 G11C5/00 G11C11/406
相关图片
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C7/10
输入/输出数据接口装置，例如：I/O数据控制电路、I/O数据缓冲器
法律状态
2013-08-14 ：
授权
2008-05-28 ：
实质审查的生效
2008-04-02 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN101156211B.PDF
PDF下载
2、
CN101156211A.PDF
PDF下载
