本发明公开一种纳米电容三维集成结构及其制备方法。该纳米电容三维集成结构包括形成在硅衬底的沟槽内的垂直堆叠的第一纳米电容结构和第二纳米电容结构，两者相互并联连接。本发明将一次性刻蚀出高深宽比硅纳米结构变为两次刻蚀出高深宽比硅纳米结构，可以降低对刻蚀设备精度的要求，从而可以降低制造成本。由于单个硅纳米结构的深宽比降低，所以薄膜台阶覆盖率可以提高，薄膜的保形性也可以增强，从而可以减小薄膜在沉积过程中孔洞的出现。并且可以采用传统的溅射设备来沉积金属材料，从而可以获得电阻率较低的金属电极。此外，能够提高纳米电容整体的电容密度，减少电容所占据的平面面积，从而可以获得小尺寸的能量缓冲器件。