一种GPU加速计算的集成电路静态时序分析方法
授权
摘要
本发明公布了一种GPU加速计算的集成电路静态时序分析方法，包括：计算RC时延和进行延迟更新；将输入电路信息表示为电路结构图，对电路结构图进行扁平化，将电路结构图中的边关系表示为父结点指针或压缩邻接表形式，并设计电路结构图上的动态规划和拓扑排序算法，设计集成电路的静态时序分析的GPU算法；GPU算法符合单指令多线程体系结构，使得CPU‑GPU计算任务的时间合并。采用本发明提供的技术方案，能够降低集成电路静态时序分析的成本，进而提升时序驱动的芯片设计自动化算法的性能。
基本信息
专利标题 ：
一种GPU加速计算的集成电路静态时序分析方法
专利标题（英）：
暂无
公开（公告）号 ：
CN112257364A
申请号 ：
CN202011143632.5
公开（公告）日 ：
2021-01-22
申请日 ：
2020-10-23
授权号 ：
CN112257364B
授权日 ：
2022-05-20
发明人 ：
郭资政黃琮蔚林亦波
申请人 ：
北京大学
申请人地址 ：
北京市海淀区颐和园路5号
代理机构 ：
北京万象新悦知识产权代理有限公司
代理人 ：
黄凤茹
优先权 ：
CN202011143632.5
主分类号 ：
G06F30/3315
IPC分类号 ：
G06F30/3315 G06F115/10
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F30/3315
使用静态时序分析
法律状态
2022-05-20 ：
授权
2021-02-09 ：
实质审查的生效
IPC(主分类) : G06F 30/3315
申请日 : 20201023
申请日 : 20201023
2021-01-22 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
