用于测试存储器的安全逻辑电路的电路

授权

摘要

本公开的各实施例涉及用于测试存储器的安全逻辑电路的电路。解码器，对存储器地址进行解码并选择性地驱动存储器的选择线(诸如字线或mux线)。解码电路，对选择线上的数据进行编码以生成编码地址。编码地址和存储器地址由比较电路进行比较，以生成指示解码器是否正常操作的测试结果信号。为了测试比较电路正常操作，MBIST扫描例程的子集使编码地址从比较电路被阻塞，并且使强制信号应用在其位置中。来自扫描例程的测试信号和强制信号然后由比较电路进行比较，其中由比较电路生成的测试结果信号指示比较电路本身是否正常操作。根据本公开的实施例的优点在于，可以准确地测试并检测比较器电路信号上的故障。

基本信息

专利标题：

用于测试存储器的安全逻辑电路的电路

专利标题（英）：

暂无

公开（公告）号：

暂无

申请号：

CN202020026904.2

公开（公告）日：

暂无

申请日：

2020-01-07

授权号：

CN211237730U

授权日：

2020-08-11

发明人：

R·布哈辛S·库马尔T·罗伊D·K·比哈尼

申请人：

意法半导体国际有限公司

申请人地址：

荷兰斯希普霍尔

代理机构：

北京市金杜律师事务所

代理人：

王茂华

优先权：

CN202020026904.2

主分类号：

G11C29/18

IPC分类号：

G11C29/18 G11C29/44