存储器测试电路和方法

专利权的终止

摘要

为了测试以不同操作时钟操作的存储器并解决在物理上远程位置处的存储器中包括的延迟。本发明的存储器测试电路用处理器内核来测试处理器内核存储器和专用功能内核存储器，并包括：时钟选择器，用于接收用于处理器内核和用于专用功能内核的操作时钟以从两者中选择一个应用于处理器内核；控制单元，通过使用选择器，当测试处理器内核存储器时将用于处理器内核的操作时钟提供给处理器内核，以及当测试专用功能内核存储器时将用于专用功能内核的操作时钟提供给处理器内核。通过这种设置，能够测试以不同操作时钟运行并由专用功能内核使用的存储器。

基本信息

专利标题：

存储器测试电路和方法

专利标题（英）：

暂无

公开（公告）号：

CN1779865A

申请号：

CN200510113429.2

公开（公告）日：

2006-05-31

申请日：

2005-10-08

授权号：

暂无

授权日：

暂无

发明人：

青木良行

申请人：

恩益禧电子股份有限公司

申请人地址：

日本神奈川

代理机构：

中原信达知识产权代理有限责任公司

代理人：

穆德骏

优先权：

CN200510113429.2

主分类号：

G11C29/00

IPC分类号：

G11C29/00 G01R31/28