存储器装置及其测试方法、存储器内置自测试电路
公开
摘要
用于提高可靠性并减少测试时间的一种测试存储器装置的方法、一种存储器内置自测试(MBIST)电路和一种存储器装置。存储器装置包括多个存储体和MBIST电路。MBIST电路被配置为产生双倍数据速率(DDR)测试图案和并行比特测试(PBT)测试图案以测试存储体。当作为PBT测试或DDR测试的结果检测到缺陷单元时，MBIST电路被配置为执行用于用冗余单元替代缺陷单元的修复操作，并且执行重新测试以验证修复操作。MBIST电路可以被配置为在重新测试期间对包括缺陷单元的一个或多个存储器单元执行DDR测试。
基本信息
专利标题 ：
存储器装置及其测试方法、存储器内置自测试电路
专利标题（英）：
暂无
公开（公告）号 ：
CN114360625A
申请号 ：
CN202111175663.3
公开（公告）日 ：
2022-04-15
申请日 ：
2021-10-09
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
朴哉垣朴相吉李在勋
申请人 ：
三星电子株式会社
申请人地址 ：
韩国京畿道
代理机构 ：
北京天昊联合知识产权代理有限公司
代理人 ：
赵南
优先权 ：
CN202111175663.3
主分类号 ：
G11C29/44
IPC分类号 ：
G11C29/44 G11C29/56
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C29/00
存储器正确运行的校验；备用或离线操作期间测试存储器
G11C29/04
损坏存储元件的检测或定位
G11C29/08
功能测试，例如，在刷新、通电自检或分布型测试期间的测试
G11C29/12
用于测试的内置装置，例如，内置的自检装置
G11C29/44
错误指示或识别，例如，修复
法律状态
2022-04-15 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
