基于MOS管堆叠扩展结构的逻辑门电路

专利权人的姓名或者名称、地址的变更

摘要

本发明公开了一种基于MOS管堆叠扩展结构的逻辑门电路，包括上拉网络、下拉网络、栅极反馈NMOS堆叠模块和并联PMOS模块组，上拉网络包括n个并联的PMOS管，下拉网络由n个NMOS管串联构成，栅极反馈NMOS堆叠模块由n‑1个NMOS管构成，并联PMOS模块组由n‑1个结构不同的并联PMOS模块构成，其中第j个并联PMOS模块由j个PMOS管构成，下拉网络、栅极反馈NMOS堆叠模块和并联PMOS模块组构成的施密特触发电路；优点是在亚阈值区既具有较低的漏电流和延时，又具有较高的稳定性和可靠性。

基本信息

专利标题：

基于MOS管堆叠扩展结构的逻辑门电路

专利标题（英）：

暂无

公开（公告）号：

CN113395067A

申请号：

CN202110525351.4

公开（公告）日：

2021-09-14

申请日：

2021-05-12

授权号：

CN113395067B

授权日：

2022-04-08

发明人：

杜世民杨润萍孙乐鸣韩金亮

申请人：

宁波大学科学技术学院

申请人地址：

浙江省宁波市镇海区庄市街道毓秀路505号

代理机构：

宁波奥圣专利代理有限公司

代理人：

方小惠

优先权：

CN202110525351.4

主分类号：

H03K19/20

IPC分类号：

H03K19/20