一种检测芯片损坏的方法和系统
实质审查的生效
摘要
本发明涉及芯片测试技术领域中的一种检测芯片损坏的方法和系统,包括以下步骤:生成测试源数据,并将测试源数据写入初始化通过DDR芯片的起始地址上,得到中间源数据;获取初始化通过DDR芯片的地址编号,并根据地址编号的顺序,将前一地址编号的存储地址内的中间源数据复制到后一地址编号的存储地址上,直至中间源数据复制到终止地址上;获取终止地址上的中间源数据,得到目标数据;比对目标数据与测试源数据,判断初始化通过DDR芯片是否损坏,具有测试时间短的优点,突破了在nor flash速度、CPU主频和FT测试时间的要求下,导致DDR不能全速、全容量以及大容量测试的瓶颈。
基本信息
专利标题 :
一种检测芯片损坏的方法和系统
专利标题(英):
暂无
公开(公告)号 :
CN114420189A
申请号 :
CN202210055800.8
公开(公告)日 :
2022-04-29
申请日 :
2022-01-18
授权号 :
暂无
授权日 :
暂无
发明人 :
蔡攀肖文勇何利蓉
申请人 :
杭州雄迈集成电路技术股份有限公司
申请人地址 :
浙江省杭州市富阳区银湖街道富闲路9号银湖创新中心9号楼四层
代理机构 :
杭州裕阳联合专利代理有限公司
代理人 :
张解翠
优先权 :
CN202210055800.8
主分类号 :
G11C29/08
IPC分类号 :
G11C29/08
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C29/00
存储器正确运行的校验;备用或离线操作期间测试存储器
G11C29/04
损坏存储元件的检测或定位
G11C29/08
功能测试,例如,在刷新、通电自检或分布型测试期间的测试
法律状态
2022-05-20 :
实质审查的生效
IPC(主分类) : G11C 29/08
申请日 : 20220118
申请日 : 20220118
2022-04-29 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载