半导体存储器模块
专利权的视为放弃
摘要
一种半导体存储器模块，包括多个半导体存储器芯片和将输入时钟信号和输入命令和地址信号提供给半导体存储器芯片的汇流信号线。时钟信号再生电路和寄存器电路在半导体存储器模块上布置在连接到汇流信号线的公共芯片封装体内。时钟信号再生电路和寄存器电路分别调节输入时钟信号和临时存储的输入命令和地址信号，分别将被调节的时钟信号和临时存储的命令和地址信号乘以因数1∶X，并分别向半导体存储器芯片提供被调节的时钟信号和临时存储的命令和地址信号。
基本信息
专利标题 ：
半导体存储器模块
专利标题（英）：
暂无
公开（公告）号 ：
CN1815731A
申请号 ：
CN200510128956.0
公开（公告）日 ：
2006-08-09
申请日 ：
2005-12-02
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
H·鲁克鲍尔A·巴哈C·西歇尔特D·萨维纳克P·格雷戈里乌斯P·瓦尔纳
申请人 ：
因芬尼昂技术股份公司
申请人地址 ：
德国慕尼黑
代理机构 ：
中国专利代理(香港)有限公司
代理人 ：
张雪梅
优先权 ：
CN200510128956.0
主分类号 ：
H01L25/00
IPC分类号 ：
H01L25/00 G11C7/00 G06F12/00
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L25/00
由多个单个半导体或其他固态器件组成的组装件
法律状态
2009-09-02 ：
专利权的视为放弃
2006-10-04 ：
实质审查的生效
2006-08-09 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
