用于集成电路的受应力作用的层间电介质
专利权的终止
摘要
对于具有逻辑(16)和静态随机存取存储器(SRAM)阵列(18)的集成电路(10)，通过对SRAM阵列的层间电介质(ILD)(42、40)进行有别于逻辑的层间电介质(ILD)的处理来改善其性能。N沟道逻辑(20)和SRAM晶体管(24、26)具有非压缩应力的ILD(40)，P沟道逻辑晶体管(22)ILD(42)具有压缩应力，而P沟道SRAM晶体管(26)至少具有小于P沟道逻辑晶体管的压缩应力，即P沟道SRAM晶体管(26)可以是压缩性的但小于P沟道逻辑晶体管(22)的压缩性、或可以是松弛性的、或者可以是拉伸性的。这有利于使集成电路(10)的P沟道SRAM晶体管(26)具有比P沟道逻辑晶体管(22)更低的迁移率。具有更低迁移率的P沟道SRAM晶体管(26)会使得写入性能更好；在低功耗电源电压下无论是写入时间还是写入余量均能更佳。
基本信息
专利标题 ：
用于集成电路的受应力作用的层间电介质
专利标题（英）：
暂无
公开（公告）号 ：
CN101558494A
申请号 ：
CN200680008880.0
公开（公告）日 ：
2009-10-14
申请日 ：
2006-02-16
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
詹姆斯·D·伯内特乔恩·D·奇克
申请人 ：
飞思卡尔半导体公司
申请人地址 ：
美国得克萨斯
代理机构 ：
中国国际贸易促进委员会专利商标事务所
代理人 ：
王以平
优先权 ：
CN200680008880.0
主分类号 ：
H01L27/11
IPC分类号 ：
H01L27/11
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04
其衬底为半导体的
H01L27/10
在重复结构中包括有多个独立组件的
H01L27/105
包含场效应组件的
H01L27/11
静态随机存取存储结构的
法律状态
2021-01-29 ：
专利权的终止
未缴年费专利权终止IPC(主分类) : H01L 27/11
申请日 : 20060216
授权公告日 : 20120328
终止日期 : 20200216
申请日 : 20060216
授权公告日 : 20120328
终止日期 : 20200216
2012-03-28 ：
授权
2009-12-09 ：
实质审查的生效
2009-10-14 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
