用于制程限制良率测试的方法及结构
授权
摘要
本发明涉及用于制程限制良率测试的方法及结构，其揭露一种制造集成电路芯片的方法，该方法包括形成一个或多个线路结构以促进测试装置的制程限制良率(PLY)测试。线路结构包括连接区阵列以及围绕该阵列的一组金属垫。各连接区包括两部分，各部分具有与相应两端子测试装置的端子电性连接的两个节点。在用探针卡执行PLY测试期间，通过该连接区在该测试装置与该金属垫之间的电性连接允许各测试装置被单独测试。可选地，后续形成具有相同足印的额外线路结构并使其相互堆叠。将这些额外线路结构用于使用同一探针卡的PLY测试。可选地，在堆叠线路结构之间形成虚垫以提升鲁棒性。本发明还揭露依据此方法所形成的一种半导体结构。
基本信息
专利标题 ：
用于制程限制良率测试的方法及结构
专利标题（英）：
暂无
公开（公告）号 ：
CN109273374A
申请号 ：
CN201810347455.9
公开（公告）日 ：
2019-01-25
申请日 ：
2018-04-18
授权号 ：
CN109273374B
授权日 ：
2022-05-13
发明人 ：
威·德史奇瑞卡都·P·米卡罗T·默贝特
申请人 ：
格芯公司
申请人地址 ：
英属开曼群岛大开曼岛
代理机构 ：
北京戈程知识产权代理有限公司
代理人 ：
程伟
优先权 ：
CN201810347455.9
主分类号 ：
H01L21/60
IPC分类号 ：
H01L21/60 H01L21/66
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/50
应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的
H01L21/60
引线或其他导电构件的连接，用于工作时向或由器件传导电流
法律状态
2022-05-13 ：
授权
2021-03-19 ：
专利申请权、专利权的转移
专利申请权的转移IPC(主分类) : H01L 21/60
登记生效日 : 20210309
变更事项 : 申请人
变更前权利人 : 格芯公司
变更后权利人 : 格芯(美国)集成电路科技有限公司
变更事项 : 地址
变更前权利人 : 英属开曼群岛大开曼岛
变更后权利人 : 美国加利福尼亚州
登记生效日 : 20210309
变更事项 : 申请人
变更前权利人 : 格芯公司
变更后权利人 : 格芯(美国)集成电路科技有限公司
变更事项 : 地址
变更前权利人 : 英属开曼群岛大开曼岛
变更后权利人 : 美国加利福尼亚州
2019-02-26 ：
实质审查的生效
IPC(主分类) : H01L 21/60
申请日 : 20180418
申请日 : 20180418
2019-01-25 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
