埋入式位线及其形成方法
实质审查的生效
摘要

本发明涉及一种埋入式位线及其形成方法,埋入式位线形成于衬底内的位线沟槽中,埋入式位线包括:第一位线层,形成于位线沟槽中,且第一位线层的顶部低于衬底的表面第一阻挡层,至少部分形成于第一位线层和位线沟槽的内壁之间;第二位线层,形成于位线沟槽中,用于连通第一位线层和衬底内的漏极区。通过设置埋入式位线,可以有效降低存储器整体的寄生电容,改善数据信息传输的延迟的问题。而且,通过设置第一阻挡层,可以有效防止第一位线层的材料的扩散现象,即防止第一位线层的损伤,以避免第一位线层的导电性能降低、电阻增大的问题,从而进一步降低了埋入式位线的RC延迟,提高了存储器的数据传输速度和可靠性。

基本信息
专利标题 :
埋入式位线及其形成方法
专利标题(英):
暂无
公开(公告)号 :
CN114373753A
申请号 :
CN202011101808.0
公开(公告)日 :
2022-04-19
申请日 :
2020-10-15
授权号 :
暂无
授权日 :
暂无
发明人 :
吴公一陆勇徐朋辉
申请人 :
长鑫存储技术有限公司
申请人地址 :
安徽省合肥市经济技术开发区空港工业园兴业大道388号
代理机构 :
华进联合专利商标代理有限公司
代理人 :
纪婷婧
优先权 :
CN202011101808.0
主分类号 :
H01L27/108
IPC分类号 :
H01L27/108  H01L21/8242  
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04
其衬底为半导体的
H01L27/10
在重复结构中包括有多个独立组件的
H01L27/105
包含场效应组件的
H01L27/108
动态随机存取存储结构的
法律状态
2022-05-06 :
实质审查的生效
IPC(主分类) : H01L 27/108
申请日 : 20201015
2022-04-19 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
  • 联系电话
    电话:023-6033-8768
    QQ:1493236332
  • 联系 Q Q
    电话:023-6033-8768
    QQ:1493236332
  • 关注微信
    电话:023-6033-8768
    QQ:1493236332
  • 收藏
    电话:023-6033-8768
    QQ:1493236332