具有埋入式位线的半导体装置及其制备方法
实质审查的生效
摘要
本发明提供一种具有埋入式位线的半导体装置及其制备方法，本发明能够在衬底内形成“S”型埋入式位线，相较于传统的非埋入式的位线，本发明埋入式位线不需要在位线两侧沉积绝缘层，因此位线的线宽可以显著降低，而且能显著避免非埋入式位线倒塌，扭曲造成的缺陷及良率损失。另外，由于位线埋入衬底内，使得后续形成的电容接触孔的高度大大降低，电容接触孔直接在绝缘层上形成，极大的简化了电容接触孔的制造工艺，减少了电容接触孔的工艺难度和缺陷，有效的提高良率。同时，本发明直接省去了位线接触垫(BLC)的制造，极大的减少了制造成本和工艺程序。
基本信息
专利标题 ：
具有埋入式位线的半导体装置及其制备方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114496929A
申请号 ：
CN202011261602.4
公开（公告）日 ：
2022-05-13
申请日 ：
2020-11-12
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
李冉金星程明
申请人 ：
长鑫存储技术有限公司
申请人地址 ：
安徽省合肥市经济技术开发区空港工业园兴业大道388号
代理机构 ：
上海盈盛知识产权代理事务所(普通合伙)
代理人 ：
孙佳胤
优先权 ：
CN202011261602.4
主分类号 ：
H01L21/8242
IPC分类号 ：
H01L21/8242 H01L27/108
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
H01L21/8239
存储器结构
H01L21/8242
动态随机存取存储结构
法律状态
2022-05-31 ：
实质审查的生效
IPC(主分类) : H01L 21/8242
申请日 : 20201112
申请日 : 20201112
2022-05-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
